Mathieu
Il fut un temps où la clé d’un puce informatique plus performante était simple : des transistors plus petits et des interconnexions plus étroites. Cependant, cette époque est révolue depuis longtemps et, bien que les transistors continueront à être fabriqués plus petits, ce n’est plus l’élément-clé de la performance. Aujourd’hui, pour continuer à suivre le rythme exponentiel de l’informatique, il est nécessaire de combiner la technologie des systèmes et des composants afin de créer des puces à la fois économes en énergie et performantes. Cette stratégie est appelée l’Optimisation Conjointe Technologie-Système (STCO). Les chercheurs de l’ITF World 2023, à Anvers en Belgique, ont argumenté la semaine dernière que c’était le seul moyen de suivre le rythme actuel de l’informatique. Cette technique permet de décomposer les puces en leurs composants fonctionnels, d’utiliser les transistors et les technologies d’interconnexion optimales pour chaque fonction et de les recoller pour créer un ensemble plus performant et moins énergivore.
Selon Marie Garcia Bardon, responsable de la R&D chez Imec, cette stratégie nous amène à un nouveau paradigme pour les CMOS. Les chemins à suivre, appelés CMOS 2.0, sont compliqués, mais certains éléments sont déjà visibles dans les puces les plus avancées d’aujourd’hui. Ce nouvel élan est rendu possible grâce à la combinaison des technologies de conception et des technologies de production.
Selon Julien Ryckaert, vice-président R&D chez Imec, avant 2005, l’industrie des semi-conducteurs était habituée à produire régulièrement des transistors plus petits, plus rapides et consommant moins d’énergie. Cependant, les limites physiques et économiques ont mis fin à cette méthode. Les fabricants de puces ont commencé à briser les barrières entre la conception standard et les développements de transistors. Cette nouvelle technique, appelée l’optimisation conjointe de la conception technologique (DTCO), a généré des dispositifs conçus spécifiquement pour améliorer les cellules de mémoire SRAM et les cellules logiques standards qui constituent l’essentiel des processeurs.
La solution STCO consiste à décomposer les puces en fonction de leurs composants, à utiliser la technologie de transistor et d’interconnexion optimale pour chaque fonction, puis à recoller le tout pour créer une puce plus performante et consommant moins d’énergie. Selon Ryckaert, l’optimisation conjointe de la technologie et du système signifie considérer une puce comme un ensemble de fonctions, telles que l’alimentation, les E/S et la mémoire cache. Cela permettrait d’utiliser la technologie de processus la mieux adaptée pour chaque fonction sur chaque tranche de silicium, puis de les relier pour obtenir le même résultat qu’une puce unique.
Les transistors subiront d’importants changements, mais aussi les liaisons métalliques qui les relient. À terme, les transistors pourraient être des dispositifs empilés fabriqués à partir de semi-conducteurs en 2D au lieu de silicium. Imec prévoit également de continuer à réduire l’énergie consommée par les puces, de déplacer l’alimentation électrique et, éventuellement, les signaux d’horloge sous le silicium des CPU, ainsi que d’intégrer plus étroitement les puces en 3D.
Le nouveau standard CMOS 2.0 nécessitera une décomposition approfondie et une intégration hétérogène pour atteindre des performances inégalées. Les dimensions plus petites de la logique standard permettront des designs encore plus compacts et très denses, avec une quantité énorme de mémoire cache, une infrastructure d’alimentation électrique et d’E/S de haute densité, une logique de conductivité élevée, etc. Le défi est à la fois technologique et organisationnel, car il exige des outils et de la formation spécialisée pour sélectionner les technologies qui conviendront le mieux à chaque application.
